مستويات ترجمة MMU

خطوات الاستخدام

الخطوة 1: أدخل عدد بتات العنوان (Address Bits). يمثل هذا العدد إجمالي بتات العنوان الافتراضي المستخدم من قبل المعالج. على سبيل المثال، في معمارية x86-64، يكون 48 بت. كلما زاد العدد، زاد حجم مساحة العنوان الافتراضية (2^addressBytes). تأكد من إدخال قيمة صحيحة موجبة.

الخطوة 2: أدخل عدد بتات الإزاحة (Page Offset Bits). يمثل هذا العدد عدد البتات المخصصة للإزاحة داخل الصفحة، ويحدد حجم الصفحة (Page Size) = 2^(pageSizeBits). مثلاً، حجم صفحة 4KB يتوافق مع 12 بت (2^12 = 4096 بايت). أدخل قيمة مثل 12 للصفحات الصغيرة أو 22 للصفحات الكبيرة (2MB).

الخطوة 3: تقوم الحاسبة بحساب عدد البتات المستخدمة لكل مستوى من مستويات الترجمة. الافتراض هو أن حجم إدخال جدول الصفحة (Page Table Entry) هو 8 بايت (64 بت). عدد الإدخالات في صفحة جدول الصفحة = حجم الصفحة / حجم الإدخال = 2^(pageSizeBits) / 8 = 2^(pageSizeBits - 3). بالتالي، عدد البتات المطلوبة لكل مستوى = log2(عدد الإدخالات) = pageSizeBits - 3.

الأسئلة الشائعة

يؤثر عدد مستويات الترجمة بشكل مباشر على أداء النظام وتعقيده. كل مستوى إضافي يزيد من زمن الوصول عند تحويل العناوين الافتراضية إلى فيزيائية، لأن كل مستوى يتطلب وصولاً إلى الذاكرة (أو TLB). في أنظمة المعالجات الحديثة، يتم تخزين جداول الصفحات في الذاكرة الرئيسية، ويتم استخدام TLB (Translation Lookaside Buffer) لتسريع عملية الترجمة. كلما زاد عدد المستويات، زادت احتمالية فقدان TLB مما يؤدي إلى عقوبات أداء. من ناحية أخرى، المستويات الأقل تقلل من زمن الترجمة ولكنها تحد من مرونة إدارة الذاكرة. على سبيل المثال، نظام ذو مستويين (مثل x86-32) يوفر زمن وصول أقل لكنه يدعم مساحة عنوان افتراضية أصغر (2^32 بايت) مقارنة بنظام ذو 4 مستويات (مثل x86-64) الذي يدعم مساحة عنوان كبيرة جداً (2^48 بايت). مصممو أنظمة التشغيل يوازنون بين هذه العوامل لتحقيق أقصى أداء مع دعم أحجام مساحة العنوان المطلوبة.

حجم إدخال جدول الصفحة (PTE) يحدد عدد الإدخالات التي يمكن تخزينها في صفحة واحدة من جدول الصفحة. فكلما زاد حجم الإدخال، قل عدد الإدخالات لكل صفحة، مما يقلل عدد البتات التي يمكن فهرستها في كل مستوى (بتات كل مستوى = log2(2^pageSizeBits / PTE_size)). لتوضيح ذلك، لنعتبر صفحة بحجم 4KB (12 بت). إذا كان PTE_size = 4 بايت، فإن عدد الإدخالات = 1024، أي 10 بت لكل مستوى. أما إذا كان PTE_size = 8 بايت، فإن عدد الإدخالات = 512، أي 9 بت لكل مستوى. بالتالي، مع نفس حجم الصفحة ونفس عدد بتات العنوان، يتطلب نظام PTE_size=8 بايت مستويات أكثر من نظام PTE_size=4 بايت. وهذا هو السبب في أن x86-64 (PTE_size=8) يستخدم 4 مستويات بينما x86-32 (PTE_size=4) استخدم مستويين. يمكن لمصممي أنظمة التشغيل اختيار حجم PTE لتوفيق بين زمن الترجمة وعدد المستويات.

نعم، من الناحية النظرية يمكن أن يكون عدد المستويات صفراً إذا كانت مساحة العنوان صغيرة جداً بحيث لا تحتاج إلى تجزئة، ولكن عملياً، نادراً ما يحدث ذلك. عندما يكون عدد المستويات = 1، فهذا يعني أن جدول الصفحة يتكون من مستوى واحد فقط، أي أن هناك جدول صفحة واحد يحتوي على جميع إدخالات الصفحات لمساحة العنوان كلها. هذا يحدث عندما يكون عدد بتات رقم الصفحة أقل من أو يساوي بتات كل مستوى. على سبيل المثال، إذا كان addressBits=32 و pageSizeBits=22 (صفحات كبيرة بحجم 4MB)، فإن بتات رقم الصفحة = 10. مع افتراض PTE_size=8، بتات كل مستوى = 22-3=19>10، بالتالي عدد المستويات = 1 (ceil(10/19)=1). هذا يعني أنه يمكن استخدام جدول صفحة واحد يحتوي على 2^10 = 1024 إدخال، وهو ما يناسب مساحة عنوان 32 بت مع صفحات ضخمة. في المقابل، إذا كان addressBits=32 و pageSizeBits=12، فإن بتات رقم الصفحة=20، بتات كل مستوى=9، ونحتاج 3 مستويات. المستوى الواحد يبسط الترجمة ويقلل من زمن الوصول لكنه يحد من مرونة إدارة الذاكرة.

هذه الحاسبة تعطي تقديراً أولياً لعدد المستويات بناءً على افتراض حجم إدخال ثابت (8 بايت). لكن المعالجات الحديثة غالباً ما تسمح بأحجام إدخال مختلفة (مثل 4 بايت أو 8 بايت) وقد تستخدم تقنيات مثل الصفحات الكبيرة (Huge Pages) التي تقلل عدد المستويات. بالإضافة إلى ذلك، بعض البنيات تستخدم مستويات متغيرة (Variable Levels) أو تعتمد على أجهزة محددة (مثل ARM مع دعم مستويات متعددة قابلة للتكوين). كما أن عدد المستويات الفعلي قد يتأثر بعرض العنوان الفيزيائي (Physical Address Width) الذي قد يكون أقل من العرض الافتراضي. على سبيل المثال، معالج x86-64 يدعم 48 بت افتراضي لكن فقط 52 بت فيزيائي، مما يؤثر على عدد مستويات جداول الصفحات الفيزيائية. وبعض أنظمة التشغيل (مثل Linux) تدعم مستويات إضافية مثل 5 مستويات (5-level paging) لتوسيع مساحة العنوان الافتراضية إلى 57 بت. لذا يجب استخدام هذه الحاسبة كأداة تعليمية وليس كبديل عن المواصفات الدقيقة للمعالج.

مستويات ترجمة MMU

أدخل القيم

خطوات الاستخدام

أمثلة محلولة

أمثلة محسوبة

الأسئلة الشائعة

أدخل القيم

خطوات الاستخدام

حاسبات ذات صلة

1المثال 1: نظام 64 بت مع صفحات 4KB (حجم الصفحة = 4096 بايت، pageSizeBits = 12). إذا كان addressBits = 48، كم عدد مستويات ترجمة MMU المطلوبة؟

2المثال 2: نظام 32 بت مع صفحات 4KB (pageSizeBits = 12) و addressBits = 32. كم عدد المستويات؟ (ملاحظة: في x86-32، حجم الإدخال هو 4 بايت وليس 8، لكن حاسبتنا تفترض 8 بايت. لذا نحسب وفق الافتراض.)

أمثلة محسوبة

الأسئلة الشائعة